Spis treści

Architektury systemów komputerowych - Lista 4.

Zadanie 1.

Zadanie 2.

Zadanie 3.

Zadanie 4.

Zadanie 5.

Zadanie 6.

Zadanie 7.

Wykorzystałem tutaj dwa przerzutniki J-K oraz komparator liczb 1-bit (lista 2, zadanie 12). W moim programie do rysowania wspomniany komparator ma wejścia, których nie potrzebujemy (dlatego do „I: A=B” podpinamy 1, do reszty 0)

Symulacja zadania 7 w programie KTechLab

Zadanie 8.

XYQ_iSQ_{i+1}
00000
00110
01010
01101
10010
10101
11001
11111

Jest to szeregowy sumator, przyjmujący cyfry od najmniej znaczących. Dzieki przerzutnikowi D zapamietuje carry-bit z poprzedniej operacji.

Zadanie 9.

XA_iB_iA_{i+1}B_{i+1}
00010
00110
01011
01110
10000
10100
11011
11110

Zadanie 10.

Układ składa się z:

Należy pamiętać, że linia „zezwolenia na zapis” działa tak, jak linia zegarowa - zapis następuje przy zmianie stanu tej linii z 1 na 0 (lub zmianie adresu na demultiplekserze, gdy linia WEnable jest w stanie wysokim).

Rejestry 2-bit są po prostu dwoma przerzutnikami D, z połączoną linią zegarową.

Symulacja zadania 10 w programie KTechLab

Zadanie 11.

Zauważmy, że:

W związku z dwoma powyższymi, w ostatnim przerzutniku (najstarszym, odpowiadającym za bit znaku) podpinamy do wejść (x_i, y_i) oraz wyjścia (S_i) odpowiednio kabelki, żeby wyszło nam takie równanie:

err = x_i y_i \bar{S_i} + \bar{x_i} \bar{y_i} S_i

Czyli: błąd powstaje wtedy i tylko wtedy, gdy sumowane liczby mają ten sam znak, różny niż wynik.