

Prosty procesor dla fragmentu listy rozkazów MIPSa

(rysunki pochodzą z książki Hennessy'ego i Pattersona)

Wstęp

Naszym celem będzie zaprojektowanie prostego procesora realizującego fragment listy rozkazów MIPS:

- rozkazy komunikacji z pamięcią: `lw`, `sw`
- rozkazy arytmetyczno-logiczne: `add`, `sub`, `and`, `or`, `slt`
- skoki `beq`, `j`


Obejrzymy trzy rozwiązania:

- Implementacja jednocyklowa
- Implementacja wielocyklowa
- Przetwarzanie potokowe

Implementacja jednocyklowa – wstęp


- Wykonanie każdego z naszych rozkazów zaczyna się tak samo:
 - Wysłanie licznika rozkazów (PC) do jednostki pamięci i odczytanie stamtąd odpowiedniego rozkazu.
 - Odczytanie wartości jednego lub dwóch rejestrów (specyfikowanych przez pięciobitowe pola rozkazu)
- Dalsze czynności zależą od rozkazu, chociaż są one podobne, szczególnie dla rozkazów z jednej grupy. Każdy rozkaz (oprócz j) użyje np. ALU.
- W naszej pierwszej implementacji wykonanie każdego rozkazu będzie zajmowało jeden cykl zegarowy.
- Zapis (do pamięci lub do rejestrów) następuje raz w całym cyklu (na zboczu opadającym).
- Odczyt jest możliwy w każdym momencie.

Ogólny schemat połączeń




Pobranie rozkazu


Zakładamy, że mamy dwie jednostki pamięci: osobną dla rozkazów (*instruction memory*) oraz dla danych (*data memory*).



Rejstry i ALU




a. Registers




b. ALU

Pamięć danych i rozszerzanie danych



a. Data memory unit




b. Sign-extension unit

Skok warunkowy

- Wykonanie rozkazu skoku warunkowego polega na:
 - Odczytaniu dwóch rejestrów
 - Porównaniu ich przez ALU (operacją odejmowania)
 - Przekształceniu stałej: rozszerzenie stałej 16-bitowej do 32-bitowej i przesunięcie o dwa bity w lewo
 - Dodaniu stałej do PC+4

Skok warunkowy





Uwaga o opóźnionych skokach

MIPS realizuje tzw. opóźnione skoki (*delayed branches*) – rozkaz znajdujący się w pamięci bezpośrednio za rozkazem skoku wykonuje się niezależnie od tego, czy skok następuje, czy nie.

Nie implementujemy tego rozwiązania. Podobnie zresztą jak SPIM (choć tam można je wymusić, uruchamiając program z odpowiednim parametrem).

Układ dla rozkazów arytm.-log. oraz lw, sw





Formaty rozkazów – przypomnienie


● Typ R:

- 6 bitów – kod operacji (bity 31:26)
- 5 bitów – numer rejestru źródłowego 1, rs (bity 25:21)
- 5 bitów – numer rejestru źródłowego 2, rt (bity 20:16)
- 5 bitów – numer rejestru wynikowego, rd (bity 15:11)
- 5 bitów – shamt (my je ignorujemy)
- 6 bitów – rodzaj operacji, funkcja (bity 5:0)

● Typ I, lw, sw:

- 6 bitów – kod operacji (bity 31:26)
- 5 bitów – numer rejestru bazowego adresu (bity 25:21)
- 5 bitów – numer rejestru (źródłowego dla sw, wynikowego dla lw (bity 20:16)
- 16 bitów – stała (bity 15:0)


● Typ I, beq: jak wyżej, oba numery rejestrów to rejestry źródłowe do porównania.




Sterowanie

- Na podstawie bitów 31:26 (kod operacji) generowane są odpowiednie sygnały sterujące (prosty układ kombinacyjny)
- Sygnał ALUOp jest dwubitowy: 00 – lw lub sw (dodawaj), 01 - beq (odejmuj), 10 - typu R
 - Rodzaj operacji dla ALU przy kodzie 10 dospecyfikowywany przez bity funkcyjne 5:0


Pełny układ (ale jeszcze bez skoku j)




add \$t0, \$t1, \$t2




lw \$t0, 8(\$t2)



beq \$t0, \$t1, 8



Dodajemy skok bezwarunkowy



Wady i zalety implementacji jednocyklowej


- Przedstawiona implementacja nie jest używana w praktyce
- Konieczność duplikacji sprzętu – dodatkowe sumatory
- Cykl zegarowy dopasowany do najwolniejszego rozkazu (operacje na pamięci)
- Zaleta: prostota
- Inne rozwiązania: zmienna długość cyklu – skomplikowane technicznie, implementacja wielocyklowa – o tym za chwilę, przetwarzanie potokowe – o tym za tydzień, ...

Wady i zalety implementacji jednocyklowej

- Przykładowe czasy działania naszych podukładów i wykonywania rozkazów:
 - IMem 200 ps, RegRead 100, ALU 200, DMem 200, RegWrite 100
 - Rozkaz typu R: $200 + 100 + 200 + 0 + 100 = 600$
 - lw: $200 + 100 + 200 + 200 + 100 = 800$
 - sw: $200 + 100 + 200 + 200 + 0 = 700$
 - Skok warunkowy: $200 + 100 + 200 + 0 + 0 = 500$
 - Skok bezwarunkowy: $200 + 100 + 0 + 0 + 0 = 300$
- Potrzebujemy zatem cyklu długości 800 ps.
- Rozważmy następujący zestaw rozkazów: 25% odczytów pamięci, 10% zapisów, 45% rozkazów typu R, 15% skoków warunkowych, 5% skoków bezwarunkowych
- Średni czas wykonania instrukcji:
 $0,25 \cdot 800 + 0,10 \cdot 700 + 0,45 \cdot 600 + 0,15 \cdot 500 + 0,05 \cdot 300 = 630$ ps.

Implementacja wielocyklowa


- Krótszy cykl zegarowy
- rozkazy dzielone na fazy (kroki), każda faza – jeden cykl.
- Rozkazy mogą mieć różne liczby faz.
- Jedna ALU (bez żadnych dodatkowych sumatorów).
- Wspólna pamięć programu i danych.
- Kilka dodatkowych rejestrów przechowujących dane potrzebne w kolejnych fazach




Implementacja wielocyklowa – cd.

- Każdy z rejestrów MDR, A, B, ALUOut przechowuje dane z fazy k dla fazy $k + 1$
- Rejestr IR przechowuje rozkaz przez wszystkie fazy jego wykonania.
- Dlatego tylko IR potrzebuje sygnału zezwolenia na zapis.
- Niektóre układy będą używane więcej niż raz na rozkaz, dlatego musimy dodać kilka multiplekserów (i rozszerzyć wcześniejsze) – np.:
 - mamy teraz dwa źródła adresów dla pamięci
 - ALU wylicza adresy skoków

Implementacja wielocyklowa (bez skoków j)



Pełna implementacja wielocyklowa



F1 - Pobranie rozkazu

● $IR \leq Memory[PC]$

● $PC \leq PC + 4$

Powyższe operacje mogą wykonywać się równolegle. Sygnały sterujące:

● MemRead - 1

● IRWrite - 1

● IorD - 0

● ALUSrcA - 0 (PC)

● ALUSrcB - 01 (stała 4)

● ALUOp - 00 (dodawanie)

● PCSource - 0

● PCWrite - 1

F2 - Dekodowanie oraz odczytu rejestrów

- $A \leq \text{Reg}[\text{IR}[25:21]]$
- $B \leq \text{Reg}[\text{IR}[20:16]]$
- $\text{ALUOut} \leq \text{PC} + (\text{sign-extend}(\text{IR}[15:0] \ll 2))$

Powyższe operacje wykonujemy przy każdej instrukcji - niezależnie od kodu operacji. Zauważmy, że nawet jeśli konkretna instrukcja tego nie wymaga, to wykonane operacje w niczym nie zaszkodzą. Sygnały sterujące:

- ALUSrcA - 0 (PC)
- ALUSrcB - 11 (przesunięta i rozszerzona stała z rozkazu)
- ALUOp - 00 (dodawanie)

F3 - Wykonanie, obliczenie adresu lub skok

Pierwszy cykl, który zależy od kodu operacji. ALU wykonuje jedną z czterech możliwych akcji (na danych przygotowanych w poprzednich cyklach):

- Obliczenie adresu: $ALUOut \leq A + \text{sign-extend}(IR[15:0])$
 - ALUSrcA - 1, ALUSrcB - 10, ALUOp - 00 (dodawanie)
- Operacja arytmetyczno-logiczna (typu R): $ALUOut \leq A \text{ op } B$
 - ALUSrcA - 1, ALUSrcB - 00, ALUOp - 10 (decyduje pole funk.)
- Skok warunkowy: $\text{if } (A == B) \text{ PC} \leq ALUOut$
 - ALUSrcA - 1, ALUSrcB - 00, ALUOp - 01 (odejmowanie),
PCWriteCond - 1, PCSrc - 01
- Skok: $\text{PC} \leq \text{konkatenacja}(\text{PC}[31:28], IR[25:0], 00)$
 - PCWrite - 1, PCSrc - 10

F4 - Dostęp do pamięci lub dokończenie R-rozkazu

- Dostęp do pamięci: $MDR \leq Memory [ALUOut]$ lub $Memory [ALUOut] \leq B$
 - MemRead lub MemWrite - 1, IorD - 1
- Dokończenie rozkazu arytmetyczno-logicznego:
 $Reg[IR[15-11]] \leq ALUout$
 - RegDst - 1, RegWrite - 1, MemtoReg - 0,

F5 - Dokończenie odczytu pamięci

- `Reg[IR[20-16]] <= MDR`
- `RegDst - 0, RegWrite - 1, MemtoReg - 1,`

Jednostka sterująca

Tym razem jednostka sterująca będzie układem sekwencyjnym, dokładniej automatem Moore'a. Wejście – kod operacji, stany to fazy, wyjścia – sygnały sterujące.

